

PCT

WELTORGANISATION FÜR GEISTIGES EIGENTUM
Internationales Büro



INTERNATIONALE ANMELDUNG VERÖFFENTLICHT NACH DEM VERTRAG ÜBER DIE
INTERNATIONALE ZUSAMMENARBEIT AUF DEM GEBIET DES PATENTWESENS (PCT)

(51) Internationale Patentklassifikation 6 :

G01R 31/327

A1

(11) Internationale Veröffentlichungsnummer: WO 99/13350

(43) Internationales

Veröffentlichungsdatum:

18. März 1999 (18.03.99)

(21) Internationales Aktenzeichen:

PCT/DE98/02692

(22) Internationales Anmeldedatum: 4. September 1998 (04.09.98)

(30) Prioritätsdaten:

197 40 425.1

10. September 1997 (10.09.97) DE

(71) Anmelder (für alle Bestimmungsstaaten außer US): SIEMENS
AKTIENGESELLSCHAFT [DE/DE]; Wittelsbacherplatz 2,
D-80333 München (DE).

(72) Erfinder; und

(75) Erfinder/Anmelder (nur für US): KAISER, Steffen [DE/DE];
Danziger Strasse 123, D-10407 Berlin (DE). WINTER,
Wilhelm [DE/DE]; Lönsweg 2, D-91054 Erlangen (DE).

(81) Bestimmungsstaaten: CA, US, europäisches Patent (AT, BE,
CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC,
NL, PT, SE).

Veröffentlicht

Mit internationalem Recherchenbericht.

Vor Ablauf der für Änderungen der Ansprüche zugelassenen
Frist: Veröffentlichung wird wiederholt falls Änderungen
eintreffen.

(54) Title: METHOD AND CONFIGURATION FOR TESTING DIGITAL PROTECTION DEVICES


(54) Bezeichnung: VERFAHREN UND ANORDNUNG ZUM TESTEN VON DIGITALEN SCHUTZANORDNUNGEN

(57) Abstract

The invention relates to
a method and configuration for
testing digital protection devices
in which a data processing energy
supply network is emulated by
means of pulsed output of digital
current and voltage signals.

To this end, utilizing one such
method, corresponding currents
and voltages are constructed
and supplied to a protection
device which is to be tested. In
order to test protection devices
as realistically as possible
with comparatively simple data
processing equipment, the fetched
out digital current and voltage

signals (I_1 , U_1) are first buffered in succession at the beginning of the testing of the protection device (6). After achieving a predetermined consistency of the buffered signals (I_2 , U_2), the respective oldest buffered signals (I_2 , U_2) are read out in a clock-pulse manner and most recent fetched out signals (I_1 , U_1) are buffered. In the occurrence of a tripping signal, reading out is continued in a pulsed manner and data processing network specific digital current and voltage signals are fetched out and buffered.



2L179105382